D触发器 - vvxz - 博客园

  (data flip-flop)也称为坚持-堵塞边缘D触发器，由六个与非门组成，其电路图及其逻辑符号如下图所示。其间G1和G2构成根本的RS触发器，G3和G4构成时钟控制电路，G5和G6组成数据输入电路。

  在剖析坚持-堵塞边缘D触发器的作业原理之前，让我们先来看看 R0的复位功用 、S0的置位功用是怎样来完结的吧。

  电路中的 R0、S0端别离完结复位功用和置位功用，均为低电平有用，即R0=0、S0=1 时，不管输入数据D处于什么状况，其输出端都为Q0=0，Q0非=1 ，即触发器清0;而当 R0=1、S0=0时，不管输入数据D处于什么状况，其输出端都为Q0=1，Q0非=0，即触发器置1。因为 R0和S0别离为直接复位端和置位端，在剖析D触发器作业原理时均视为高电平，以确保不影响电路作业。具体作业原理如下：

  (1)当 时，G2输出端为1，即 ;与此同时， 的低电平抵达G6的输入端，使得G6输出端为1，G5输出端为0，G3输出端为1，此刻G1的三个输入都为高电平，因而导致其输出端为低电平，即Q=0。完结了触发器复位的功用。

  (2)当 时，G1的输出端为1，即Q=1;与此同时， 的低电平抵达G5的输入端，使得G5输出端为1，当CP=1时，G3输出端为0，G4输出端为1，此刻G2的三个输入都为高电平，因而导致其暑促段为低电平，即 。完结了触发器置位的功用。

  依据以上对钟控触发器的剖析可知， R0的复位功用和 S0的置位功用与CP信号无关，均为低电平时有用，而当 R0、S0 均为高电平时，输出端状况取决于输入端D，其作业原理如下：

  (1)在D=0前提下，G6输出端为1。当CP=0时，G3、G4输出端都为1，G5输出端为0，使得G3输出端恒为1，坚持不变;当CP由0变为1时，G3坚持输出端为1，G4输出端变为0，因而导致 ，而G4输出端连接到G6的输入端，使得G6输出端恒为1，在改动D时也坚持不变。故将G4到G6的连接线输出端都为1，G6输出端为0，使得G4、G5输出端恒为1，坚持不变;当CP由0变为1时，G3输出端变为0，因而导致 ，而G3的输出端连接到G5的输入端，使得G5输出端恒为1，在改动D时也坚持不变。故将G3到G5的连接线的连接线堵塞线。

  依据以上剖析可知，该边缘触发器的特性方程为 。因为采用了坚持堵塞的结构，当时钟信号CP的上升沿到来时，将D的数据送到输出端，具有边缘触发的特性，而在CP信号上升沿之后，即便D的数据产生了改动，输出端也不可能会产生改动。